Adquisición de N muestras mediante la interface FPGA, cRIO-9012

[Ger@rdo]

Hola,

Buen dia, estoy intentando adquirir 4096 muestras (2^12) de datos por un .vi creado en el FPGA target, para eso estoy utilizando el modulo NI-9205 (modulo de entrada analoga), donde menciona la caracteristica de 250kSamples/segundo (4uS por sample), utilizo un canal del NI-9205 en modo diferencial, insertado en el chasis cRIO-9104 junto al compactRIO cRio9012.

Mi objetivo es adquirir una cantidad de muestras de 4096 samples por el FPGA Target, cada dato sera adquirido entre 100us por sample, y luego quiero cargarlo en un .vi host creado en el cRio9012, para mostrarlo en una chart cada 409.6ms (4096 samples x 100us).

De antemano, muchas gracias.

[Anuar]

Hola, 

Por lo que entendí, quieres hacer la adquisición de datos a través de FPGA y después mostrar los datos en un chart en el Host (RT).  Para esto, te dejo un ejemplo que puedes utilizar como base para tu aplicación.  Este ejemplo utiliza FPGA para la adquisición de datos, almacenamiento (FIFO) y calibración de los mismos (considerando un offset).  La lectura de los datos adquiridos y almacenados en una FIFO se realiza a partir de un VI incluido en el RT, pero fuera del FPGA.  De esta manera, aseguras que el dispositivo adquiera los datos con las restricciones de tiempo que establezcas, mientras que el despliegue de datos al usuario se realiza fuera del FPGA.

http://zone.ni.com/devzone/cda/epd/p/id/3993

http://zone.ni.com/devzone/cda/tut/p/id/3268

De cualquier manera, adjunto a este correo te dejo un ejemplo muy sencillo para la adquisición de señales analógicas utilizando FPGA y un Host VI en el RT.  Te recomiendo que comiences con este ejemplo para entender completamente como funciona esta arquitectura, y poder así, adaptarlo a la aplicación que necesitas.

Espero que te sirva la información. 

Saludos!!

Anuar Rojas

[bpracek]

Hola Shaka!

¿Podría explicar mejor lo que es su problema?
¿Está teniendo problemas para adquirir los datos, la configuración de la sincronización, o transferir los datos entre las de VI?
¿Ha intentado algo? Tal vez usted puede conectar su proyecto.
 

 Aquí usted puede encontrar un ejemplo de que la transferencia de datos entre el FPGA, cRIO y Windows.
http://zone.ni.com/devzone/cda/epd/p/id/5919

Espero que esto ayude, si no consigue lo que usted quería, en contacto con nosotros y le ayudaremos!

Saludos!
Feliz año nuevo!

[Ger@rdo]

Hola,

Gracias Anuar y Barbara por el apoyo, y los links que me enviaron, voy a ponerlo en practica.

Anuar, muchas gracias por enviarme ese ejemplito Anolog Input cRIO, pero la version de labview que estoy usando es 2009.

Respondiendo a la preguntas de Barbara,

Estoy intentando utilizar el cRio para procesar una señal analogica que está en el rango de +-5V, tiene mucho ruido y es casi estocastico, la señal tiene un rango de frecuencia de 20-800 hz.

Para poder estudiar su naturaleza, estoy intentando cargar primero 4096 muestras ( osea 2^12)  a una frecuencia de muestreo de 10kHz con el FPGA Target, para luego pasar ese paquete de 4096 muestras, al Host(RT) donde voy analizar el espectro de la señal y posteriormente procesarlos mediantes metodos matematicos para luego mostrar los resultados en el panel frontal.

Este proceso va ser ciclico ( los resultados en el panel frontal van a variar dinamicamente ).

Voy a poner en practica los link que me enviaron, si tengo resultados les respondo.

Muchas gracias,