Discussions au sujet des autres produits NI

annuler
Affichage des résultats de 
Rechercher plutôt 
Vouliez-vous dire : 

Cadencement d'une time-loop avec carte FGEN

Résolu !
Accéder à la solution

Bonjour.

 

J'aimerais cadencer une time-loop avec la fréquence de génération de ma carte FGEN. Cependant, ma programmation actuelle ne permet pas a ma boucle de s'effectuer.

Vous trouverez ci-joint le VI. Merci de votre attention.

 

Matériel utilisé :  PXI 5412

0 Compliments
Message 1 sur 5
4 394 Visites

Bonjour,

 

J"ai étudié votre VI et j'ai quelques questions à vous posez pour pouvoir vous aider:

 

Quel est votre configuration matérielle et logicielle (chassis, version de LabVIEW, OS,...) ?

Qu'est-ce qui vous fait dire que votre "boucle ne s'effectue pas"? Obtenez-vous un message d'erreur?

 

Plus généralement, pouvez-vous m'en dire plus sur l'application que vous souhaitez mettre en place(buts, contraintes...)?

 

Merci d'avance,

Bonne journée,

Flo

Message 2 sur 5
4 361 Visites
Solution
Accepté par l'auteur du sujet tomrage

Bonjour Florent,

 

J'utilise Labview 8.5.1. Je travail avec un chassis PXI 1031, le module 8145 RT,le module FGEN 5412, le module FPGA 7833R et une 6521.

 

Je génére un signal à 65MHz, et je cherche à cadencer la gestion du trigger à 512 bauds. Lorsque je test mon application en mode pas à pas, je constate effectivement que ma timed loop ne s'effectue pas ( mes structures case ne sont pas prises en compte). Je n'obtient aucun message d'erreur.

 

Merci de votre attention.

 

Cordialement

Message Edité par tomrage le 10-21-2008 02:08 AM
0 Compliments
Message 3 sur 5
4 344 Visites

Bonjour tomrage,

 

Vous avez mis votre sujet de forum en "solved". Avez-vous trouvé la solution à votre propre question? ou rencontrez-vous toujours des difficultés?

Si vous avez une solution, pouvez-vous,s'il vous plait, la poster afin d'agrémenter le forum et de permettre à d'autres utilisateurs qui rencontrerez les

mêmes soucis, de profiter de votre solution?

 

Merci d'avance,

Bien cordialement,

Flo

0 Compliments
Message 4 sur 5
4 252 Visites

Bonjour,

 

Après une étude plus détaillée et de nombreux tests, je me suis rendu compte qu'il n'était pas nécessaire de cadencer ma timed loop via la fréquence de génération de la carte FGEN. J'ai simplement utilisé les options de la timed loop afin d'adapter le process en conséquence.

 

Cordialement,

0 Compliments
Message 5 sur 5
4 249 Visites