Problème compilation FPGA

[PieNI]

Bonjour,

J'effectue la compilation d'une tâche FPGA et celle-ci se déroule sans problèmes.

Mon code est éxécutable mais en lisant la page "compilation status" (décrivant les étapes de compilation et certaines caractéristiques du FPGA), j'ai remarqué un problème.

Les LUTS sont utilisés à 120%, alors que le code est éxécutable.Puis dans la partie "estimated device utilization" , seulement 60% des LUTS sont sensés être utilisés.

Ci-joint un  PrintScreen de la page "Compilation Status"

Pourriez vous me dire quel est le problème que je rencontre.

Je vous remercie,

PNI

[DaHelmut]

Bonjour,

Est-ce que un fichier bitfile est généré ? Celui ci fonctionne t'il i.e : est-il downloadable dans votre cible FPGA ?

Quelle est votre cible FPGA ? Quelle est la version de LabVIEW ?

Cordialement,

[PieNI]

Bonjour,

Merci pour votre réponse.

Oui le  Bitfle est créé car ma tâche FPGA fonctionne.

J'ai Labview2009 avec Labview RT et Labview FPGA.

Cordialement,

PNI

[YannC]

 Bonjour,

Si l'on regarde votre imprime-écran, on se rend compte que le nombre total de LUTs disponible est différent entre l'estimation et la valeur finale. Cependant, l'estimation affiche 24657 LUTs utilisé alors qu'après compilation vous en utilisez 24619. Ces chiffres sont cohérents, par contre pouvez-vous me donner la cible exacte que vous utilisez pour savoir le nombre de LUTs que vous avez de disponible sur votre FPGA. Cela nous permettrait de savoir si vous êtes bien à 60% ou à 120%. Cordialement,

[PieNI]

Bonjour,

Encore merci pour votre aide.

Je possède une carte SbRio 9632, qui possède un FPGA Xilinx spartan XC3S2000 et un microproc MPC5200.

Dans la doc technique de la carte, il est noté que la carte possède 46080 logic cells.

Je ne comprends pas les résultats de compilation qui me sont alors donnés.

Merci

PNI

[PieNI]

Bonjour,

Finalement je viens de trouver, il s'agit d'un bug de Labview 2009.

Pour ne plus avoir à faire à ce genre de problème il faut utiliser Labview 2009 SP1.

PNI