最近用NI的PCI-5640R板子做信号生成的研究，想实现数据的动态更新传输，即隔一定时间(如500us)从HOST.VI向FIFO送一次数据到FPGA,然后输出数据，持续实现这一过程，遇到下列问题：
1、将数据通过FIFO从HOST.VI传送到FPGA时，因为传输的数据量大于FIFO的深度，而无法实现数据的传送。如果不增加FIFO的深度如何通过FIFO传送大数据量的数据，
FIFO的深度有何限制呢，增加深度会对程序运行速度和所占内存有何影响呢？怎么控制FIFO隔一定时间写入和读出数据？FIFO究竟是这样工作的呢？
2、通过FOR循环,每循环一次在循环内生成一个新的数据，想把每次生成的新数据送到循环外面，可是只能在循环完规定次数后，才向外输出最后一次循环后生成的数据，这个怎么实现？通过HOST.VI的FOR循环能否实现us级的数据更新呢，该循环的时间是怎么算的？
3、FPGA中的AO Memory,是怎么存储数据的，当存入的数据等于它的大小时，能否继续向其写入数据，新写入的数据能否覆盖旧的数据，还是把旧数据读完后才能写入新的数据？
请赐教！
