Buenos Dias
Tengo un problema con mi compact Rio, ya le asigne los parametros de red a traves del max, pero voy a crear un FPGA project y me sale el error de la imagen. Quiero saber como solucionar este problema y de igual manera saber si esto influye en que no se reconozcan los modulos conectados al compact RIO
Gracias por su colaboración