Create an output clock with 6435 and daq mx 7.4

[alexis.collin@siemsn.com]

Bonjour,

Si j'ai bien compris le but du jeu est de déclencher le premier signal sur un trigger et d'exporter celui-ci (le trigger) sur une PFI afin de le reprendre comme référence pour l'autre démarrage.

J'ai essayer avec l'aide de l'exemple ( il manque un VI dedans ) mais j'ai une erreur me disant que "le type de terminal est invalide pour le périphérique". Je vous envoie un VI contenant l'envoie des deux sgnaux générant l'erreur que je viens de vous décrir lorsqu'on les trig.

J'ai pris du retard dans mes travaux à cause de ces problèmes, merci beaucoup de m'aider c'est très appréciable.

Cordialement

Alexis

[alexis.collin@siemsn.com]

Bonjour,


En attendant vos vi de routage par PFI, j'ai essayer une configuration d'envoi de mes signaux avec une boucle cadencé. Vous verrez beaucoup mieux la finalité de mon travail et aussi les queatres signaux y sont implémentés. J'ai par contre du mal à regler certains détails comme par exemple régler niveau haut = niveau bas, deux front montant démarrant au même momment.

Si vous pouviez jeter un oeil au VI et me donner des piste pour regler ces problèmes je pense que mon travail serait fini. En vous souhaitant un bon week end.

Cordialement

Alexis

[alexis.collin@siemsn.com]

oups;;;

[daviddelebecque]

Bonjour,

Effectivement, je crois que votre application ne nécessite pas forcément l'utilisation de routage d'un signal d'horloge vers une autre génération numérique. Je vous joins quand même un VI "Genere Clock interne-externe" qui permet de synchroniser la génération du port 0 (ligne 0) avec la génération du port 1 ligne 0. Pour permettre cette synchronisation, il vous faut connecter la sortie numérique du premier port que vous désirez prendre comme horloge à PFI3 (pin 9).

Cependant, gardez bien en mémoire que si votre cadencement n'est pas rapide et ne nécessite pas l'utilisation d'un compteur, vous pouvez tout faire "statiquement" via une structure séquence comme vous le montrez dans le VI 8bits. Pour permettre la mise à un même état de deux lignes parallèlement, je vous conseille d'utiliser des variables locales. Ceci vous permettra de lire à tout moment la valeur d'un bit précis et en fonction de l'état lu, d'agir sur l'état d'une autre ligne.

En vous souhaitant bonne réception et bon courage,
Cordialement

David D.
Ingénieur d'Applications
NIF

[alexis.collin@siemsn.com]

Bonjour,

Je n'ai eu le temps de me pencher sérieusement sur le routage trigger car je pense que l'autre solution est plus simple, cependant le VI à l'air de marcher.

J'aimerais que vous me précisiez votre idée avec les variables locales car j'ai essayer quelques idées mais sans grand succés, pourriez me renvoyer mon VI modifier à votre idée cela m'aiderai à comprendre.

Merci d'avance,

Cordialement

Alexis COLLIN

[daviddelebecque]

M. Collin,

Le problème est que je ne peux pas exécuter votre VI car il me manque des sous-VIs.
Merci de me les joindre afin que je puisse exploiter votre code.

Cdt

David D.

[alexis.collin@siemsn.com]

Bonjour,

Pardon pour cet oublie et merci de votre aide.

Cordialement

Alexis

[alexis.collin@siemsn.com]

Bonjour,

Je suis en train d'essayer de combiner les exemples cependant plusieurs problèmes se posent.

Tout d'abord il semblerait qu'écrire plusieurs signaux comme dans l'exemple Multi_chan etc
soit impossible en changeant le type de cadencement compteur par le cadencement timer que nous avons crée sur P.0 et routé sur PFI3. L'erreur que nous avons déjà constaté sur nos essais précédent se reproduit, soit "Le type d'échantillonage demandé n'est pas ....." et l'erreur demande d'utiliser tout un port pour chaque signal écrit ou lut.

De plus même en essayant d'utiliser un port pour chaque signal, l'erreur d'utilisation des ports n'autorise pas le fonctionnement.

je vous envoie le début du programme annoté pour que vous puissiez voir.

Merci de votre aide

Cordialement

Alexis COLLIN

[daviddelebecque]

M. Collin,

J'ai fait les tests avec la 6534 mais l'architecture de la carte ne permet pas d'écrire et de lire sur des lignes différentes d'un même port simultanément. Deuxièmement, s'il vous faut synchroniser trois ports, l'histoire de configuration de groupes vous posera problème...

L'exemple qui se rapproche le plus de votre besoin est celui que je vous ai envoyé (genere clock interne-externe). Il permet la génération sur deux ports (obligé!) en partageant une horloge. Cependant pour votre application, le fonctionnement de groupe ne vous avantage en aucun cas ...

Je crains qu'après tous ces tests, la solution la plus simple et la plus rapide soit de se diriger vers une série M (du type PCI-6220) où l'architecture matérielle vous permet de cadencer via compteur vos voies numériques (écriture ou lecture ou les deux) comme dans l'exemple Multi Synch dig read write with counters.

Cordialement,

David D.
Ingénieur d'Applications
NIF

[alexis.collin@siemsn.com]

Bonjour,

He bien au moin nous voila fixé, si jamais une version de DAQmx permet de corriger ce problème n'hésiter pas à m'en informer. En ce qui concerne mon travail mon tuteur ne peut pas et ne veut pas acheter une autre carte, je vais donc recommencer le tout sous DAQ Trad, dans cette optique et maintenant que vous connaissez mon but pourriez vous m'envoyer tout ce que vous jugerez utilile sur la création de mon programme ainsi que tout les conseils que vous avez!

Une autre chose, après avoir installé NI-DAQ 7.4 j'ai un problème d'initialisation de DLL. En fait il n'initialize pas les VI de DAQ Trad lorsque je lance un VI les contenant "La bibliothèque spécifiée pour ce noeud n'a pas pu être trouvée ou chargée. " J'ai réinstallé NI DAQ 7.4 rien n'y change, avez vous une idée.

Finallement un grand merci pour votre qui m'a été précieuse et j'éspere qui le sera encore jusqu'a ce que ce travail soit finit.

Cordialement

Alexis COLLIN