邏輯閘的使用量

[Compact 小鬼]

NI工程師你好:

想請教一下此網頁的 乘法器 (Multiplier) 與 DSP Slice

rockmankity66@yahoo.com.tw

1、在4bit*4bit中的電路圖，為何輸入會有4個，不是只有x和y而己?

輸出應該一個，卻怎麼有好多輸出。

另外想請問一下，

2、在FPGA中，固定參數值是儲存於RAM嗎(但以RAM來說不是重開機資料就不見，還是另外有儲存的地方?)

3、動態參數也是存在RAM嗎?(訊號演算的數值，這個比較合理，因為演算的數值會一直更新)

謝謝

[pqr********]

Hi Compact小鬼,

請教一下此網頁的 乘法器 (Multiplier) 與 DSP Slice

rockmankity66@yahoo.com.tw

是哪一個網頁?

另外想請問一下，

2、在FPGA中，固定參數值是儲存於RAM嗎(但以RAM來說不是重開機資料就不見，還是另外有儲存的地方?)

固定參數值是指???constant嗎?

3、動態參數也是存在RAM嗎?(訊號演算的數值，這個比較合理，因為演算的數值會一直更新)

RT是有RAM, FPGA的話，應該演算邏輯都燒在FPGA晶片上了吧

[Compact 小鬼]

是這個網頁

http://zone.ni.com/devzone/cda/tut/p/id/7083

固定參數是指 如for i=1:500

8*i=c

其中8為固定參數值，不會變動

因為我現在有個問題

也就是fpga和rt端容量、速度之間的關系，

像一些演算法則數值(動態、靜態)，分別都存檔在哪裡，因為Target端達行效率快，而RT端則比較慢

想了解為何造成這樣的問題; 我知道FPGA演算速率很快，想說是因為周邊設備讀取、抓取的速度很快的關系嗎?

1、如有一個固定參數5X2(參數，不會變動)，以Target和RT端分別從哪抓取這個參數。

2、你所說RT是有RAM, FPGA的話，應該演算邏輯都燒在FPGA晶片上了吧

是指不管Target和RT端，一些演算動態參數都是儲於或抓同一個RAM??

                                                                                        謝謝

[pqr********]

我剛剛看了你提到的文章，最後一段有寫道此教學NI不為此後續支援負責，

我想有一部份的原因是由於有些太底層的問題，是屬於NI的know-how，

並沒有開放任何文件說明。

舉例來說，像你有問到FPGA參數是存在哪裡的問題，

因為LabVIEW FPGA編譯過程包含兩個轉換(1. LVFPGA-> HDL code, 2. HDL code-> bitfile) ,

但這兩個轉換怎麼做，最後對應到FPGA的哪一個單元，都屬於未公開的部分。

我們僅能回答，像你舉例的for迴圈，這些演算邏輯包含固定參數最終都是會燒在FPGA 邏輯閘上。

因此gate count數越高(3M>1M) or 等級越高(virtex V >virtex II)，能設計在上面的演算邏輯就越多。

我想探討參數compile後是存在Ram還是存到某個FPGA特定元件上，

對你在使用LabVIEW FPGA平台做設計似乎沒有太大的幫助。

至於你問到的，如有一個固定參數5X2(參數，不會變動)，以Target和RT端分別從哪抓取這個參數。

RT的部分create 一個array儲存參數值即可

若在FPGA上，你可以create 文中提到的block ram來紀錄

最後，4bit*4bit中的電路圖，為何輸入會有4個?

因為單位是bit呀!

另外有個小建議，若是需要在LV FPGA平台上開發程式，建議還是先來NI上過LV FPGA課程會比較有概念喔!

也比較快上手。