您好：
關於使用 DMA FIFO，我想您的需求直接使用範例程式來改即可。
整個系統架構是這樣：
FPGA 中以 10kHz 取得資料點，丟進 DMA FIFO。
RT 中則是透過 DMA FIFO 讀取出資料(假如讀的速度是 100Hz，那麼就一次讀100點)，並丟給 Write File。
其中最大影響速度的問題是存檔。
因為存檔的速度通常比較慢，也就拖慢了迴圈的速度，當然也就拖慢了從 DMA FIFO 中讀出的速度，然後就造成 FIFO full 的情形，我猜您的原因就是這樣。
給你幾個建議：
1. 可以先 benchmark 迴圈速度，確定迴圈速度是否跑得如想像一樣快，並非設定以 100Hz 去跑就一定能跑到 100Hz，如果迴圈中的事情做的太慢，那麼速度當然並非想像。
試著在迴圈中增加時間的估算，看是否因為存檔的時間而 delay 了迴圈的速度。
2. 使用較快的存檔方法。通常比較正確的方式是在進入迴圈的前面先做好 Open File，迴圈中的資料是不斷地丟入 Write File，迴圈的最外面結束的地方再做 Close File。
如果是用如 Write to Measurement File 等 ExpressVI，並不是使用這種架構，那麼迴圈中每次呼叫到這個 function 就同時做"開檔"."寫檔"及"關檔"的動作，當然回很容易地拖慢了整體迴圈速度。
3. 根據估算出來的速度，決定 RT 的迴圈速度，同時也決定了一次從 DMA FIFO 中讀出的點數，當然也要設定對應正確的 FIFO buffer size。
4. 請參考這個教學網頁的內容：http://zone.ni.com/devzone/cda/tut/p/id/4534
5. 也可以參考範例程式：Toolkits and Modules >> FPGA >> CompactRIO >> FPGA Fundamentals >> DMA >> Basic DMA - cRIO.lvproj。
6. 在 RT 的存檔部分程式，請參考範例程式搜尋 Write to Text File，當然也可以改成使用其他種類的 file，如 Binary File。
7. 建議您可以參加免付費的實機操作課程：http://sine.ni.com/apps/utf8/nievn.ni?action=display_offerings_by_event&event_id=1130&country=TW&sit...
也可以把你的問題直接帶來趁下課時間跟講師討論。
以上資訊提供您參考，謝謝。
Jimmy Ko
