FPGAIOメソッドノードの立ち上がりエッジを待機について

[nitaro358]

お世話になっております。

LabVIEW FPGAにて、FPGAIOメソッドノードの"立ち上がりエッジを待機"について質問があります。

数100 mV程度の矩形波をDIOコネクタに入力して、立ち上がりエッジとして検出したいのですが、2 V程度の入力がないと立ち上がりエッジが反応してくれません。

やはり、入力がある程度大きくなければ反応しないのでしょうか。

ご教授いただけると幸いです。

作製しているプログラムを添付いたしますのでご確認お願いいたします。

ちなみに、環境はLabVIEW2019で、PXIe-1073とボードがPXIe-7846Rを使用しています。

[SuuuSan · Accepted solution]

こんにちは。

PXIe-7846の説明書９ページにDIGITAL I/Oの仕様が記載されています。ここに記載のある以下の項目

VIHとはこの電圧以上であれば信号はハイレベルであるとみなす電圧のこと
VILとはこの電圧以下であれば信号はローレベルであるとみなす電圧のことになります。

つまり、VIHとVILの間の電圧は「どっちになるかわからない電圧」になります。

で、このPXIe-7846デバイスはロジックICの電圧系列がプログラム的に選択できるようです。
デフォルトは3.3V系列のICになっていると思われるので2V以上でHI論理となります。

1.2V系列の設定にすればVIHが0.84Vになりますが、いずれにせよ0.1Vでは確実にHI論理にする電圧にはなりません。

入力端子の前に適切な回路が必要になります。

[nitaro358]

ご返信ありがとうございます。

わかりやすいご説明で、大変助かりました。

ご指摘頂いた通り、他の方法を模索してみたいと思います。

ありがとうございました。