修改时间 11-02-2020 05:20 AM
目前打算写模拟量输出,先将DBL转换成整数,放入FIFO中,然后在FPGA端进行读取,但是却提示错误,如图中所示。
如果按照例子里面的写法,则需要读取两个路径,这样又会有新的报错,还请大神支个招。