数字模块的Update Rate是否导致无法并行输出数字电平？

[YinJie]

想通过NI-9403数字模块输出两路PWM信号，其中一路设置比另一路延迟2微秒触发，但通过示波器观察实际延迟为7微秒(该值为NI-9403 Update Rate)，是不是虽然FPGA可以并行计算，但是数字模块无法并行发出多路PWM信号？

下图是LabVIEW FPGA程序界面

[Leon666]

您好，您这种情况下两个循环并不是同步开始，所以会有时间差。