in data 07-25-2006 05:49 AM
in data 07-26-2006 03:47 AM
in data 07-26-2006 06:02 AM
in data 07-26-2006 07:24 AM
in data 07-26-2006 07:42 AM
in data 07-26-2006 08:56 AM
Non sono riuscito ancora ad eseguire una prova con la sua stessa scheda. Dalle informazioni in mio possesso però, risulta che sia possibile cambiare l'edge mode del segnale PCLK:
Try using the DIO Config.vi located under NI Measurements >> Data Acquisition >> Digital I/O >> DIO Config.vi. In the "handshaking mode parameters" cluster, set "edge mode" to trailing. I believe this will set your task to read on the falling edge of PCLK.
Mi faccia sapere se funziona.
Giuna
in data 07-26-2006 09:45 AM
in data 07-27-2006 02:38 AM
in data 07-27-2006 03:29 AM
in data 07-31-2006 02:14 AM