Ciao, ho una scheda PCI-5640.
Ho bisogno di sincronizzare la catena ddc della scheda con il trigger che acquisisco in ingresso.
Mi spiego meglio: vorrei che leggendo il trigger in ingresso alla scheda con un time loop clocckato dal clock RTSI a 200 Mhz, sia possibile "resettare" la generazione dei clock utilizzati per campionare e decimare il segnale in ingresso. cioe' vorrei che tutti i fronti di salita degli ADC clock che utilizzo (uno a 20 MHz e l'altro a 2 MHz) siano sincroni con il fronte del trigger (o per lo meno con il fronte del RTSI che rileva il trigger alto).
Inoltre tale operazione di sincronizzazione dovrebbe essere effettuata sull'FPGA VI e non da host.
Grazie mille....
