How does cRIO transfer information from input I/O module to the FPGA

[Aino]

I am using 3 different modules with those caracteristcs:

Module 1:

Resolution: 0.03      Default FXP format: 16,7    FXP resolution: 0.002

Module 2:

Resolution: 5.9 10-7      Default FXP format: 24,4   FXP resolution: 9,5 10-7

Module 3:

Resolution: 61 10-7      Default FXP format: 26,5   FXP resolution: 4,7 10-7

The default FXP format is too long (fractional part) in all the cases. Why? Maybe, the transfer from input I/O module to the FPGA is through a fixed FIFO,or through the RAM in FPGA and the FXP representation in it?

thanks

[dSierra]

Hola,

El tamaño de los datos tiene una relación directa con la resolución de cada módulo. Si los módulos están trabajando en modo calibrado, retornarán un dato en unidad de ingeniería a través de un tipo de dato fixed point de tamaño acorde a la resolución del módulo. Si lo deseas, puedes cambiar el modo de trabajo siguiendo las instrucciones de este enlace.

Un saludo.