LabVIEW

cancel
Showing results for 
Search instead for 
Did you mean: 

LabVIEW FPGA Sine Wave Generator Reset Input Behavior

I would like to know what the output from the Sine Wave Generator express VI is while the reset input is true, and what happens to the output immediately after the reset input is set false.

 

I need to generate a regular sequence of positive half-cycles of a sine wave, with an arbitrary delay between them that is not related to the actual frequency of the sine wave. So my plan is basically to periodically fire a trigger in the fpga software that resets a sine wave generator and directs its output to an analog output until the sine wave goes negative, at which point the analog output is set to 0 until the next trigger.

 

Thanks

0 Kudos
Message 1 of 5
(3,139 Views)

Hola, disculpa necesito ayuda respecto a la utilización del DAC de la FPGA 3E Spartan, mediante Labview talvez sabes algo al respecto o alguien me podria ayudar

gracias

0 Kudos
Message 2 of 5
(3,130 Views)

Hi dillon,

 

The output should be low, but I would suggest you to wire it to an input to test before you implement your final application. If you reset it, when starting it again it should start from the beginning of the signal that will be generated.

 

Regards,

steve.bm
AE | NI
0 Kudos
Message 3 of 5
(3,118 Views)

Hola Alejojr,

 

Para el Spartan 3E puedes encontrar información en línea en los siguientes enlaces:

 

Where Can I Find the LabVIEW FPGA for Xilinx SPARTAN-3E XUP Driver?

Using LabVIEW FPGA with the Xilinx SPARTAN-3E XUP Video Tutorial

Using the Xilinx Spartan 3E XUP Hardware with LabVIEW FPGA

 

Saludos cordiales,

steve.bm
AE | NI
0 Kudos
Message 4 of 5
(3,116 Views)

Muchas gracias por responder steve.bm

El problema que tengo es el siguiente, estoy desarrollando un proyecto en el cual uso los conversores DAC y ADC de la  tarjeta FPGA Spartan 3E para lo cual use como base el proyecto que esta subido por la NI que se encuentra en uno de los enlaces que me dejaste,( Lesson 8 - Linking Existing VHDL Code from WebPACK into LabVIEW FPGA) del mismo solo modifique para usar el ADC y el DAC mediante el cual adquiero una señal senosoidal y la tengo que reconstruir, el problema es que como uso un generador de señal de laboratorio al ingresar la frecuencia de muestreo para obtener una buena reconstruccion, la frecuencia se baja lo cual en el proyecto real no podra pasar ya que la frecuencia ya en proyecto final la adquiero de la red electrica publica pero ahora para pruebas estoy con un generador, la verdad no se que pasa porque tiene un retrazo la señal.....

Te parece si te puedo dejar mi proyecto subido en enlace para que lo revices ??

 

0 Kudos
Message 5 of 5
(3,094 Views)