Buenas,
O equipamento voltou do campo e estou novamente com esse problema. Não pude testar o código do Erick porque ele foi escrito na versão 12.0 e eu tenho a versão 11. Entretanto, não acho que ele vá resolver meu problema, visto que, pela imagem, a aquisição irá acontecer apenas uma vez por placa, e o bloco "build array" terá que fazer várias realocações de memória para acomodar a matriz crescente. Também não posso usar o "analog edge ref trigger", pois não tenho trigger de referência.
Imagino que o VI do felipe vai cair num problema semelhante, já que o delay do exemplo implicaria em ler vetores de 750k pontos (com uma taxa de 3M), o que não é muito prático, por experiências anteriores.
Só consigo pensar em algum modo de sincronizar os 4 timed loops OU de algum outro meio que atribua cada placa a um núcleo do processador.
Att,
Giovanno
